高速SerDes接口电路设计
实验室长期致力于高速接口电路的端到端设计与研发，涵盖发射端（Tx）、模数转换器（ADC）、连续时间线性均衡器（CTLE）、时钟电路、数字信号处理（DSP）、时钟数据恢复（CDR）及系统级建模等关键技术环节。实验室拥有一支经验丰富的资深工程师团队，覆盖模拟电路、数字电路及验证领域，具备完整的端到端设计与验证能力。团队已成功参与并主导多个高速接口收发机项目的开发与产业化落地，积累了丰富的产业界实践经验，形成了成熟、高效的研发能力。
高速光oDSP芯片设计
光oDSP与PCIe Retimer是当前高速接口电路设计领域的两颗耀眼明珠。与传统SerDes相比，oDSP芯片在设计过程中需精细考量非线性效应、功率波动、功率跳变等光损伤因素，技术复杂度更高，设计也更为精巧。实验室深耕oDSP芯片的研发设计，拥有全面深入的技术理解，并成功参与研发并量产了国内首款112G光oDSP和LPO芯片，积累了丰富的产业化经验与领先的技术优势。
简化相干DSP芯片设计
随着数据传输速率的不断提升，相干通信逐渐成为下一代高速接口的重要解决方案。与传统长距离相干系统相比，简化相干系统对功耗和面积提出了更高的要求。实验室在简化相干系统关键技术上开展了深入研究，如单倍速率时钟数据恢复（单倍CDR）设计，并与华为等业界领先企业密切合作，共同推动相关技术的产业化应用。